IO-Link-Device-Applikation
Um die einfache Einbindung in bestehende Systeme zu ermöglichen, ist die physikalische Schnittstelle von IO-Link bewusst einfach gehalten worden. Im Detail enthält die Spezifikation allerdings eine Anzahl elektrischer Parameter, die die Implementierung mit diskreten Bauteilen aufwändig machen. Die aktuelle Spezifikation definiert u.a. Funktionalität, wie Über- und Unterspannungs-, Verpolungsschutz, Überstromabschaltung, Temperaturüberwachung und Versorgung des Sensors von der Leitungsseite. Eine entsprechende Umsetzung der genannten Funktionen, würde bei diskretem Aufbau bis zu 60 Bauteile umfassen. Betrachtet man an dieser Stelle die typischen räumlichen Abmessungen von IO-Link-Device-Anwendungen steht typisch nur sehr begrenzter Platz auf der Leiterkarte zur Verfügung. Die Lösung von Renesas erfüllt die Anforderungen der aktuellen IO-Link-Spezifikation in einer integrierten Lösung mit entsprechenden Vorteilen hinsichtlich Platzbedarf und Kosten. Somit können existierende Sensoren mit IO-Link-Funktionalität ausgestattet werden, ohne einen großen Kosteneinfluss und ohne die existierenden Sensor-Hardware modifizieren zu müssen. Auch aus Sicht der Produktqualität bietet eine integrierte Lösung den signifikanten Vorteil, dass die Gesamtfunktionalität bereits herstellerseitig getestet und damit sichergestellt wird.
IO-Link-Master-Applikation
Ebenfalls in Zusammenarbeit mit seinen Partnerunternehmen Elmos Semiconductor und TMG-Karlsruhe hat Renesas einen Zwei-Kanal-IO-Link-Baustein für IO-Link-Master-Anwendungen entwickelt. Die IO-Link-Lösung enthält einen 16-Bit-Mikrocontroller auf der Basis einer 78K0R-CPU von Renesas, der zusammen mit einem Zwei-Kanal-IO-Link-Transceiver von Elmos in einem 9x9mm QFN-Gehäuse integriert ist. Die Master-Lösung von Renesas vereint erstmals einen Zwei-Kanal-Master-Transceiver mit einem auf einer 78K0R-CPU laufenden Master-Stack. Das interne Daten-Flash der Master-Chips ermöglicht dabei die Entwicklung von Anwendungen gemäß der aktuellen Revision 1.1 der IO-Link-Spezifikation. Wie in Bild 4 dargestellt, lässt sich damit der Platzbedarf auf der Leiterplatte erheblich verringern. Das skalierbare Konzept ermöglicht eine Lösung mit bis zu 32 IO-Link-Kanälen, wenn mehrere IO-Link-Master-Chips über ein einziges SPI-basiertes Summenprotokoll miteinander kombiniert werden. Der von TMG entwickelte Master-Stack ist eine zusätzliche Lösung zum Standard TMG Master-Stack und Parameterserver, welcher speziell für die Skalierbarkeit über SPI optimiert wurde. Entwickler können einen zusätzlichen Mikrocontroller als Upper-Layer-Baustein über das UART-Protokoll anschließen. Der Vorteil liegt hierbei in der Entlastung der mit dem Master verbundenen Stack-Funktionen durch einen zentralen Controller, der normalerweise die Anwendungssoftware, z.B. eines I/O-Moduls oder einer I/O-Box sowie im Uplink-Protokoll etwa für Profinet oder Ethernet IP, ausführt.
Zukunft von IO-Link
IO-Link wird derzeit als IEC61131-9 standardisiert mit dem Ziel, die Nutzung der IO-Link-Technologie in Zukunft auf weltweiter Basis auszubauen. Die IEC61131-9 selbst ist Teil einer Serie von Standards für speicherprogrammierbare Steuerungen und deren zugehörige Peripherals. In der IEC61131-9 wird die IO-Link-Technologie zukünftig als SDCI-Technologie (Single-drop Digital Communication Interface) bezeichnet.
